L’objectif de ce mémoire est de simuler une architecture d'amplificateur CMOS 65nm à base tension et à faible bruit qui existe dans une chaine de réception analogique radio fréquence et opérant dans une large bande soit ...