Dépôt Institutionnel de l'Université BBA

Image filtering design and implementation based on Xilinx System Generator with Hardware Co-Simulation and VHDL with FPGA IP Core Generator

Afficher la notice abrégée

dc.contributor.author BOUAZA Youcef, FEDJIRI Anouar
dc.date.accessioned 2024-05-15T09:11:05Z
dc.date.available 2024-05-15T09:11:05Z
dc.date.issued 2023-07
dc.identifier.uri https://dspace.univ-bba.dz:443/xmlui/handle/123456789/4947
dc.description.abstract one of the very useful techniques in Image Processing is the 2D Gaussian Filter, especially when removing gaussian noise. However, the implementation of a 2D Gaussian Filter demands significant computational resources, and when it comes down to real-time applications, efficiency in the implementation is crucial. This thesis describes the methodology for implementing gaussian image filtering using MATLAB and real-time DSP applications on FPGA using the concept of hardware software Co-simulation for digital image processing by using the Mathworks model-based design tool Simulink / Xilinx System Generator (XSG) and Very High Description Language (VHDL) using the advanced image processing cores included in the IP core lib library. Performances of efficient architectures are implemented on FPGA Spartan3e (xc3s500e). Peak Signal-to-Noise Ratio (PSNR), the Structural SIMilarity (SSIM) index, and FPGA usage of resources are used to discuss and compare the findings obtained from software and hardware. l'une des techniques très utiles en traitement d'images est le filtre gaussien 2D, notamment lorsqu'il s'agit de supprimer du bruit gaussien. Cependant, la mise en oeuvre d'un filtre gaussien 2D nécessite des ressources informatiques importantes, et lorsqu'il s'agit d'applications en temps réel, l'efficacité de la mise en oeuvre est cruciale. Cette thèse décrit la méthodologie pour mettre en oeuvre un filtrage d'images gaussien en utilisant MATLAB et des applications DSP en temps réel sur FPGA en utilisant le concept de Co-simulation matériel-logiciel pour le traitement numérique d'images en utilisant l'outil de conception basé sur le modèle Mathworks Simulink / Xilinx System Generator (XSG) et le langage de description très haute (VHDL) en utilisant les coeurs de traitement d'images avancés inclus dans la bibliothèque IP Core lib. Les performances des architectures efficaces sont mises en oeuvre sur le FPGA Spartan3e (xc3s500e). Le rapport signal sur bruit maximum (PSNR), l'indice de similarité structurale (SSIM) et l'utilisation des ressources FPGA sont utilisés pour discuter et comparer les résultats obtenus à partir du logiciel et du matériel. en_US
dc.language.iso en en_US
dc.relation.ispartofseries ;EL/M/2023/34
dc.subject Gaussian image filtering, FPGA, Hardware Co-Simulation, Xilinx System Generator, VHDL, Xilinx IP CORE Generator Filtrage d'images gaussiennes, FPGA, Co-simulation matérielle, Xilinx System Generator, VHDL, Xilinx IP CORE Generator en_US
dc.title Image filtering design and implementation based on Xilinx System Generator with Hardware Co-Simulation and VHDL with FPGA IP Core Generator en_US
dc.type Thesis en_US


Fichier(s) constituant ce document

Ce document figure dans la(les) collection(s) suivante(s)

Afficher la notice abrégée

Chercher dans le dépôt


Recherche avancée

Parcourir

Mon compte