Abstract:
Le filtrage d'images est l'une des techniques très utiles en traitement d'images et en vision par ordinateur. Il est utilisé pour éliminer les détails inutiles et le bruit d'une image. Le flou est un effet largement utilisé dans les logiciels graphiques, l'effet visuel de cette technique de flou est un flou lisse ressemblant à celui de la visualisation de l'image à travers un écran translucide. Dans cette thèse, une Co-simulation matériel-logiciel pour le filtrage et le flou d'images sera présenté. Les architectures de filtrage et de flou sont basées sur un module de convolution qui nécessite une quantité importante de ressources et cela peut être implémenté à l'aide de Xilinx System Generator (XSG). La conception a été mise en oeuvre en ciblant FPGA Spartan3e (xc3s500e). Les résultats obtenus sont discutés et comparés à l'aide du rapport signal sur bruit (PSNR), ainsi que de l'utilisation des ressources FPGA pour différentes tailles de noyau de convolution.
