Dépôt Institutionnel de l'Université BBA

Conception d'un amplificateur à faible bruit à faible tension d'alimentation CMOS 65n

Afficher la notice abrégée

dc.contributor.author Oussama BECHANE Aymen BENANIBA
dc.date.accessioned 2022-11-14T08:24:01Z
dc.date.available 2022-11-14T08:24:01Z
dc.date.issued 2022-09-15
dc.identifier.uri https://dspace.univ-bba.dz:443/xmlui/handle/123456789/2410
dc.description.abstract L’objectif de ce mémoire est de simuler une architecture d'amplificateur CMOS 65nm à base tension et à faible bruit qui existe dans une chaine de réception analogique radio fréquence et opérant dans une large bande soit de 1 MHz à 2 GHz, par la méthode d’adaptation d'entrée avec inductance parallèle dans la grille du transistor d'entrée, ce circuit ainsi conçu affiche des bonnes valeurs de gain 14,7 dB, dans toute la plage de fréquences de fonctionnement, ce qui justifie l’excellente linéarité de cette topologie, aussi nous avons obtenu un très faible facteur de bruit, soit de l’ordre 0,7 dB, tout ceci avec une puissance dissipée acceptable ne dépassant pas 5.6 mW. en_US
dc.language.iso fr en_US
dc.publisher faculté des sciences et de la technologie univ bba en_US
dc.relation.ispartofseries ;EL/M/2022/25
dc.subject Mots clés : Conception, architecture, amplificateur , faible bruit, faible tension, fréquence radio, facteur de bruit, technologie CMOS, fréquence intermédiaire, point de compression, point d’interception, linéarité, isolation. en_US
dc.title Conception d'un amplificateur à faible bruit à faible tension d'alimentation CMOS 65n en_US
dc.type Thesis en_US


Fichier(s) constituant ce document

Ce document figure dans la(les) collection(s) suivante(s)

Afficher la notice abrégée

Chercher dans le dépôt


Parcourir

Mon compte