Réalisation d’un registre à décalage PISO (parallel input serial output) en technologie CMOS 90nm

Abstract

Le registre à décalage PISO est un registre très utilisé dans plusieurs domaines d’application. Ce registre nous permet d’écrire en parallèle et lire en série, c’est un registre mixte, il est utilisé pour le stockage temporelle de l’information, la conversion parallèle-série, la multiplication par une puissance de 2 (Décalage vers la gauche), la division par une puissance de 2 (Décalage vers la droite)….etc. On le retrouve par exemple dans : les UART (universal asynchronous receiver/transmitter) et les modems. Donc l’étude de ce type de registre est très importante. Le but de ce travail est l’étude et la réalisation du Layouts (dessins de masque) du registre à décalage PISO en utilisant le logiciel MICROWIND en technologie CMOS 90nm. Donc nous avons réalisé des Layouts pour les blocs qui constituent ce registre : Les quatre bascules D maître/esclave, et les trois multiplexeurs 2 vers 1. Des simulations de ces Layouts ont été faites également de chaque bloc d’une manière séparé. Les résultats obtenus confirment le bon fonctionnement de ces Layouts réalisés. A la fin de ce travail, un Layout complet du registre PISO a été fait avec succès en connectant les différents blocs les uns aux autres.