Résumé:
Dans ce mémoire, nous présentons l’étude et l’implémentation sur SoC-FPGA
d’algorithmes de cryptage symétrique (DES, TDES et AES) en utilisant un langage de
description matérielle HDL sur un SoC-FPGA Xilinx ZYNQ-7000. En programmant au plus
bas niveau nous avons cherché à atteindre un bon compromis entre la vitesse et la surface
occupée. Les programmes ont été simulés sur VIVADO et validés sous MATLAB. Les résultats
d’implémentation de chaque algorithme ont été comparés les uns aux autres. Puis nous avons
appliquer nos conceptions pour le chiffrement symétrique par bloc d’une image de tests de
format standard niveau de gris (8 bits). Les résultats de l’implémentation et de comparaison en
termes de performances ont été satisfaisantes.
