Résumé:
On présente une implémentation à base de description VHDl d’un algorithme de
dissimulation de donnée réversible. Destiné à un support image en niveaux de gris,
l’algorithme choisi est à base de tri de valeur de pixel et d’expansion de l’erreur de prédiction
(PVO-PEE). La nature du traitement réalisée sur des valeurs de pixels favorise une
implémentation matérielle sur support configurable FPGA.
Nous avons implémenté les fonctions clés de cet algorithme sous forme d’une bibliothèque de
blocs de construction permettant le codage (intégration) et le décodage (récupération) de
donnée dissimulées. Les simulation réalisées dans l’outil ALDEC Active HDL prouvent le
bon fonctionnement
