Conception VHDL d’un filtre FIR reconfigurable rapide en forme transposée

Abstract

Ce mémoire présente la conception et l’implémentation d’un filtre FIR transposé reconfigurable sur FPGA Spartan-3E. Après une étude théorique sur le filtrage numérique du signal et ses méthodes de conception (fenêtrage, Equiripple, optimisation fréquentielle), l’accent est mis sur les avantages de la reconfigurabilité et la gestion des effets de quantification. Le filtre est implémenté en VHDL dans Xilinx ISE, avec une architecture optimisée utilisant des multiplicateurs à coefficients constants (KCM) et une structure transposée. Les simulations et la synthèse matérielle montrent que le filtre répond efficacement aux spécifications de performance et de flexibilité, ouvrant la voie à des applications embarquées en temps réel.